目前分類:Verilog HDL (9)

瀏覽方式: 標題列表 簡短摘要

Abstract


jk3527101 發表在 痞客邦 留言(0) 人氣()

UART Protocol Introduction


jk3527101 發表在 痞客邦 留言(2) 人氣()

Abstract


jk3527101 發表在 痞客邦 留言(2) 人氣()

階層式設計


jk3527101 發表在 痞客邦 留言(1) 人氣()

If-else條件敘述


jk3527101 發表在 痞客邦 留言(0) 人氣()

Blocking & Non Blocking


jk3527101 發表在 痞客邦 留言(0) 人氣()

Verilog 程式區塊(Procedural Blocks)


jk3527101 發表在 痞客邦 留言(0) 人氣()

function and task的差別


jk3527101 發表在 痞客邦 留言(1) 人氣()

HDL是什麼?
HDL中文為硬體描述語言(Hardware Description Language),是透過撰寫程式來完成電路設計、訊號模擬與驗證。

jk3527101 發表在 痞客邦 留言(0) 人氣()