PIXNET Logo登入

簡單也是另一種快樂

跳到主文

足跡收藏所，紀錄曾走過的路。

部落格全站分類：收藏嗜好

  • 相簿
  • 部落格
  • 留言
  • 名片
  • 5月 10 週四 201216:40

  • 陣列 (Array) 表示法

Abstract
        Verilog語法介紹，在使用前必須先宣告暫存器的位元數大小與數量，在此將介紹幾個常用的定義方式。
 
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(0) 人氣(23,379)

  • 個人分類：Verilog HDL
▲top
  • 4月 01 週日 201217:22

  • 串列傳輸設計(UART Design by Verilog language)


UART Protocol Introduction
引用先前的文章
 
鮑率(Baud Rate)
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(2) 人氣(12,774)

  • 個人分類：Verilog HDL
▲top
  • 4月 01 週日 201214:02

  • 串列傳輸通訊協定(UART Protocol)


UART Protocol Introduction
Abstract :
現今許多微處理器(Microcontroller)內部都有函數提供使用者使用，僅需要對特定的暫存器進行設定即可使用，但未來若需要降低成本又或者是其他因素的考量都是有機會需要去撰寫的。若需要自行撰寫串列傳輸(UART)的輸出(TX)與輸入(RX)，通訊協定的基本認知是不可以沒有的。
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(0) 人氣(12,910)

  • 個人分類：有趣新事物
▲top
  • 4月 01 週日 201213:41

  • 定點數運算(Fixed Point)


定點數運算(Fixed Point)
Abstract :
定點數(Fixed-Point)運算是指利用整數運算模擬浮點數(Floating-point)運算，雖然會降低精確度，卻可以提升微處理器的運算速度。在現今一般的微處理器內並沒有配置浮點數的運算器，浮點數運算需要花費較多的時間，對於控制理論而言，程式執行的時間必須十分嚴謹。可以利用較短的時間完成較多的事情是定點數運算的優點之一。
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(0) 人氣(19,944)

  • 個人分類：有趣新事物
▲top
  • 4月 01 週日 201213:33

  • 鮑率(Baud Rate)是什麼?

鮑率(Baud Rate)
Abstract :
學習串列傳輸(UART)時總想問說，什麼是鮑率(Baud Rate)?
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(0) 人氣(33,970)

  • 個人分類：有趣新事物
▲top
  • 3月 11 週日 201216:20

  • Wire與reg的差異性?

Abstract
        Verilog入門玩家的常見問題 : 何時該用wire?何時又該改用reg?
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(2) 人氣(3,142)

  • 個人分類：Verilog HDL
▲top
  • 2月 28 週二 201217:36

  • 比較RS-232 & RS-485

簡介RS-232  & RS-485
_RS232_
1)      全雙工傳輸
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(1) 人氣(8,370)

  • 個人分類：有趣新事物
▲top
  • 2月 27 週一 201218:14

  • 階層式設計

階層式設計
        將模組的埠與外部訊號連接的方法有兩種，分別是:依照定義模組時埠列的「順序」(in order)來連接，以及依「指定名稱」(by name)的方法來連接。這兩種方法必須分開使用，不可以同時在相同模組中使用。
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(1) 人氣(6,745)

  • 個人分類：Verilog HDL
▲top
  • 2月 27 週一 201218:12

  • if - else條件敘述

If-else條件敘述
Exp:
        If(<條件式>)
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(0) 人氣(9,638)

  • 個人分類：Verilog HDL
▲top
  • 2月 25 週六 201221:42

  • 美國 佛羅里達州 奧蘭多


APEC 2012  (The Applied Power Electronics Conference and Exposition)
我又來了! 又來了? 是的，這是我第三次踏上美國的土地，為了實現夢想又再度的踏上了這段漫長的旅程，長達20個小時的飛行時數，真的不是普通的累!! 再加上時差的因素，早也想睡、晚也想睡，怎樣都睡不飽的那種疲憊，難以言語。
(繼續閱讀...)
文章標籤

jk3527101 發表在 痞客邦 留言(1) 人氣(85)

  • 個人分類：美國
▲top
12...5»

個人資訊

jk3527101
暱稱：
jk3527101
分類：
收藏嗜好
好友：
累積中
地區：

熱門文章

  • (33,970)鮑率(Baud Rate)是什麼?
  • (23,379)陣列 (Array) 表示法
  • (19,944)定點數運算(Fixed Point)
  • (19,154)Blocking & Non Blocking
  • (16,213)Verilog 程式區塊(Procedural Blocks)
  • (12,910)串列傳輸通訊協定(UART Protocol)
  • (12,774)串列傳輸設計(UART Design by Verilog language)
  • (8,370)比較RS-232 & RS-485
  • (6,745)階層式設計
  • (3,142)Wire與reg的差異性?

文章分類

  • 變頻器與電動機控制 (5)
  • C語言 (2)
  • 雷射測距儀「URG-04LX」 (3)
  • 四旋翼直升機 (2)
  • 文章分享 (1)
  • 迷宮鼠 (15)
  • 美國 (7)
  • 有趣新事物 (6)
  • Verilog HDL (9)
  • 未分類文章 (1)

最新文章

  • 陣列 (Array) 表示法
  • 串列傳輸設計(UART Design by Verilog language)
  • 串列傳輸通訊協定(UART Protocol)
  • 定點數運算(Fixed Point)
  • 鮑率(Baud Rate)是什麼?
  • Wire與reg的差異性?
  • 比較RS-232 & RS-485
  • 階層式設計
  • if - else條件敘述
  • 美國 佛羅里達州 奧蘭多

最新留言

  • [21/08/12] 訪客 於文章「串列傳輸設計(UART Design b...」留言：
    如果Crystal選用7.3728MHz，那麼經過64倍除頻...
  • [19/07/30] 訪客 於文章「Wire與reg的差異性?...」留言：
    wire可以用在begin~end裡，可以把wire的值給r...
  • [16/01/28] Jesse 於文章「美國德州達拉斯之旅(啟程)...」留言：
    美國西部應該是華盛頓state? 華盛頓DC是在美東喔...
  • [15/11/17] 訪客 於文章「Wire與reg的差異性?...」留言：
    請問input中讀進來的wire型態　如果要在begin e...
  • [13/02/27] 黃老師 於文章「磁滯(Hysteresis)與死區(De...」留言：
    <p>對Dead Band的解釋還是不是很了解</p> <p...
  • [13/02/19] dndlee 於文章「美國 佛羅里達州 奧蘭多...」留言：
    讚....你太棒了....! [版主回覆03/06/2013...
  • [12/06/30] 瑋魚 於文章「串列傳輸設計(UART Design b...」留言：
    <p>不好意思&nbsp;請問 上圖的msb 跟 pb是什麼...
  • [12/03/05] 第幾個一百天 於文章「雷射測距儀「URG-04LX」入門篇(S...」留言：
    您好 想請教你目前研究UGR上,有使用過無線...
  • [12/02/29] Eric 於文章「比較RS-232 & RS-485...」留言：
    RS232 應該可以做到全雙工。 [版主回覆02/29/20...
  • [12/02/29] 海超人 於文章「階層式設計...」留言：
    哇你現在跨足到FPGA去了阿<img src="http:/...

動態訂閱

文章精選

文章搜尋

誰來我家

參觀人氣

  • 本日人氣：
  • 累積人氣：